Новая функция
Описание системы
Выгрузить Verilog
Контакты
Русский
Английский
Verilog-модели
Стандартные логические функции
=
имя ячейки:
чистый Verilog
Verilog-AMS
Verilog-AMS+'paramset'
Исходные параметры spice-моделирования
Только модель, без временных параметров
Copyright © 2011-2024 ИППМ РАН. All Rights Reserved.
Разработка сайта - ИППМ РАН
Обратная связь