Высокоуровневые модели цифровых ячеек
RUEN
Новости Контакты Противодействие коррупции

Verilog-модели
Нажмите для получения списка логических операций
Стандартные логические функцииоткрыть
=
имя ячейки:
чистый Verilog Verilog-AMS Verilog-AMS+'paramset'
Исходные параметры spice-моделированияоткрыть
Только модель, без временных параметров
Copyright © 2011-2026 ИППМ РАН. All Rights Reserved.
Разработка сайта - ИППМ РАН
Обратная связь